PAT-NO:

JP02001319997A

DOCUMENT-IDENTIFIER:

JP 2001319997 A

TITLE:

SEMICONDUCTOR PACKAGE AND

SEMICONDUCTOR CHIP

PUBN-DATE:

November 16, 2001

INVENTOR-INFORMATION:

NAME

COUNTRY

FUJINO, JUNJI

N/A

ASSIGNEE-INFORMATION:

NAME

COUNTRY

MITSUBISHI ELECTRIC CORP

N/A

APPL-NO:

JP2000136979

APPL-DATE:

May 10, 2000

INT-CL (IPC): H01L023/32, H01L023/12

ABSTRACT:

PROBLEM TO BE SOLVED: To provide a semiconductor package with a high yield at low costs by simplifying a wiring pattern.

SOLUTION: Semiconductor chips are connected to a plurality single-layer wiring interposers sequentially and hierarchically, the interval of an outer bump pad on the single-layer wiring interposer is set to an integer times of the electrode pitch of the semiconductor chip, and the wiring pattern of each

single-layer wiring interposer is simplified. Also, based on the arrangement of an outer bump where each function is given in advance, the electrode pad arrangement at a semiconductor chip side is determined, thus increasing the degree of freedom in wiring on a mother board.

COPYRIGHT: (C) 2001, JPO

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号 特開2001-319997 (P2001-319997A)

(43)公開日 平成13年11月16日(2001.11.16)

(51) Int.Cl.7

識別記号

FΙ

テーマコード(参考)

H01L 23/32

23/12

H01L 23/32

D

23/12

L

審査請求 未請求 請求項の数6 OL (全 6 頁)

(21)出願番号

特願2000-136979(P2000-136979)

(22)出顧日

平成12年5月10日(2000.5.10)

(71)出願人 000006013

三菱電機株式会社

東京都千代田区丸の内二丁目2番3号

(72)発明者 藤野 純司

東京都千代田区丸の内二丁目2番3号 三

菱電機株式会社内

(74)代理人 100102439


弁理士 宮田 金雄 (外1名)

(54) 【発明の名称】 半導体パッケージおよび半導体チップ

(57)【要約】

【課題】 配線パターンを簡易化することにより、低コストで歩留りの高い半導体パッケージを提供する。

【解決手段】 半導体チップと複数の単層配線インターポーザを順次階層的に接続し、単層配線インタポーザ上のアウターバンプパッドの間隔を半導体チップの電極ピッチの整数倍として、それぞれの単層配線インターポーザの配線パターンを単純化する。また、予め各機能が与えられているアウターバンプの配置に基づいて半導体チップ側の電極パッド配置を決定することにより、マザーボード上の配線の自由度を高くする。



1

【特許請求の範囲】

【請求項1】 所定ピッチの電極パッドを有する半導体 チップと、前記半導体チップの電極パッドに対しアウタ ーバンプパッドを介して順次階層的に接続され、前記各 層のアウターバンプパッドの間隔が前層のアウターバン プパッドの間隔より大きく設定された複数の単層配線イ ンターポーザと、を備えたことを特徴とする半導体パッ

【請求項2】 前記各単層配線インターポーザは、一層 の絶縁層と、前記絶縁層の一表面に形成された導体層 と、前記絶縁層の他の表面に所定間隔で形成され前記導 体層と接続されたアウターバンプと、で構成されたこと を特徴とする請求項1項記載の半導体パッケージ。

【請求項3】 前記複数の単層配線インターポーザにお けるアウターバンプパッドの間隔が前記半導体チップの 電極パッドの間隔の整数倍であることを特徴とする請求 項1記載の半導体パッケージ。

【請求項4】 半導体チップと、単層配線インターポー ザの外周部に沿ってほぼ等間隔に2n列に配列されたア 番目のアウターバンプパッド列の間に位置するインナー バンプパッド列を有する単層配線インターポーザと、を 備えたことを特徴とする半導体パッケージ。

【請求項5】 半導体チップと、単層配線インターポー ザの外周部に沿ってほぼ等間隔に2n+1列に配列され たアウターバンプパッド列およびn番目とn+1番目あ るいはn+1番目とn+2番目のアウターバンプパッド 列の間に位置するインナーバンプパッド列を有する単層 配線インターポーザを備えたことを特徴とする半導体パ ッケージ。

【請求項6】 マザーボード側の回路配置により予め各 機能が予定された各アウターバンプパッドの配置に基づ き電極パッドの位置が決定されたことを特徴とする半導 体チップ。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体パッケージ および半導体チップに関するものであり、特に製造が容 易で低コスト化が可能な半導体パッケージおよび半導体 チップに関するものである。

[0002]

【従来の技術】図4は従来の半導体パッケージの断面を 示す模式図である。図4において、1は半導体チップ、 15は多層配線インターポーザ、3はインナーバンプ、 4は導体層、5は絶縁層、6はアウターバンプ、7はモ ールド樹脂、8は半導体チップの電極パッドをそれぞれ 示す。

【0003】半導体チップ1はインナーバンプ3を介し て多層配線インターポーザ15に電気的・機械的に接続 され、多層配線インターポーザ15上の導体層4による 50 つきが生じるが、一箇所でも従来の単層配線インターポ

配線の引き回しによって、図示していないマザーボード 側の電極パッド配置に対応したアウターバンプ6に電気 的に接続されている。なお、インナーバンプとは、イン ターポーザの上面側、すなわち半導体チップ側に設けら れたバンプを、アウターバンプとはインボーザの裏面側 に設けられたはんだバンプをそれぞれ示す。

【0004】図5は、従来の半導体チップ1と単層配線 インターポーザ2で構成された半導体パッケージにおけ る単層配線インターポーザ2上の導体層パターンを示す 10 上面図(a)および断面図(b)である。なお、断面図 (b)では奥行き方向の構造を省略している。図5にお いて、1は半導体チップ、2は単層配線インターポー ザ、3はインナーバンプ、4は導体層、5は絶縁層、6はア ウターバンプ、7はモールド樹脂、8は電極パッド、9は アウターバンプパッド、10はインナーバンプパッド、 11は配線パターンである。

【0005】なお図4の場合と異なり、半導体チップ1 の各機能を有する電極パッド8とそれに対応する機能を 有するアウターバンプパッド9は互いに近接するよう所 ウターバンプパッド列および外周部からn番目とn+1 20 定位置に配置されている。これは、インナーバンプパッ ド10からアウターバンプパッド9までの配線パターン をなるべく短距離でかつ容易にするため、マザーボード 側でかかる条件を満たすべく設計されているからであ る。

[0006]

【発明が解決しようとする課題】従来の多層配線インタ ーポーザ15では多層配線パターンを用いた。ところ が、各導体層4の不良率が10%程度と高く、これが多 層配線インターポーザ15の歩留りの支配要因となって 30 いた。

【0007】例えば、4層配線パターンでは、多層配線 インターポーザ15の歩留りは80%×80%×80% ×80%、すなわち41%に低下する。 配線パターンが 複雑化し、多層配線になるほど多層配線インターポーザ 15の歩留りも低下する問題が生ずる。

【0008】半導体チップ1の電極パッド8から配線パ ターンの引き回しにより多層配線インターポーザ15の アウターバンプパッド9に電気的に接続する場合、ピン 数が一定の限界を超えると従来方法で製造可能な配線間 40 隔よりさらに細い多層配線の形成が必要となるため、低 コストのガラス製多層配線インターポーザやエポキシ製 多層配線インターポーザに代わってより細かい配線が形 成可能なセラミック製多層配線インターボーザを用いる 必要が生じ、結果的に高コストとなった。

【0009】また、半導体チップ1の電極パッド8とア ウターバンプパッド9の配置間に所定の関係がない両者 を電気的に接続させるべく単層配線インターポーザ2の 配線パターンを形成する場合、単層配線インターポーザ 2でアウターバンプパッド9間を通る配線の密度にばら

ーザ2上の配線ルールで許容される限度を超える微細な 部分が存在すれば、その部分の微細な配線を許容する新 たな配線ルールが適用できるよう複雑で高コストな製造 プロセスを用いる必要があった。

【0010】たとえ、半導体チップ1の電極パッド8とアウターバンプパッド9の配置間に所定の関係があったとしても、半導体チップ1の電極パッド8に対してアウターバンプパッド9位置が最適化されていない場合は、図5(a)に示すように、ある箇所ではアウターバンプパッド9間の配線が1本であるのに対し、ある箇所では 103本となり、この結果、3本の配線箇所に適合した微細加工が可能な製造プロセスを要するという不具合が生じた。

【0011】さらに、多層配線インターボーザ15上での複雑な配線パターンを緩和してアセンブリ歩留り向上やアセンブリコストを低減するため、従来は半導体チップの電極パッド8の配置にあわせるようマザーボードを設計する場合もあったが、これではマザーボード設計の自由度が大幅に制限され、マザーボードが組み込まれた装置全体の小型化等を図る際の障害となっていた。

【0012】例えば、図6に示すような従来の半導体チップの電極パッドの各機能に対応した配置に合わせてマザーボードを作製する場合、従来の単層配線インターポーザ2において、半導体チップの電極パッド10とアウターバンプパッド9を接続する配線パターン11を最も単純に設計しようとすると、電源線13(図中の○)やグランド線14(図中の●)を外周側のアウターバンプパッドに引き出す結果となる。

【0013】一方、他の半導体パッケージ等の部品との接続を要する信号線13は内周側のアウターバンプパッ 30ドに配置されるため、マザーボード上の所定の箇所に信号を引き出すのにマザーボード自体に複雑な多層配線基板を用いる必要があった。

[0014]

【課題を解決するための手段】本発明に係る半導体パッケージは、所定ピッチの電極パッドを有する半導体チップと、前記半導体チップの電極パッドに対しアウターバンプパッドを介して順次階層的に接続され、前記各層のアウターバンプパッドの間隔が前層のアウターバンプパッドの間隔より大きく設定された複数の単層配線インタ 40ーポーザと、を備えたこととしたものである。

【0015】また本発明に係る半導体パッケージは、前記各単層配線インターボーザを、一層の絶縁層と、前記絶縁層の一表面に形成された導体層と、前記絶縁層の他の表面に所定間隔で形成され前記導体層と接続されたアウターバンプと、で構成することとしたものである。

【0016】また本発明に係る半導体パッケージは、前記複数の単層配線インターポーザにおけるアウターバンプパッドの間隔が前記半導体チップの電極パッドの間隔の整数倍であることとしたものである。

【0017】また本発明に係る半導体パッケージは、単層配線インターポーザの外周部に沿ってほぼ等間隔に2n列に配列されたアウターバンプパッド列と、n番目とn+1番目のアウターバンプパッド列の間に位置するインナーバンプパッド列と、を備えた単層配線インターポーザを用いることとしたものである。

【0018】また本発明に係る半導体パッケージは、単層配線インターボーザの外周部に沿ってほぼ等間隔に 2n+1 列に配列されたアウターバンプパッド列と、n番目とn+1番目あるいはn+1番目とn+2番目のアウターバンプパッド列の間に位置するインナーバンプパッド列と、を備えた単層配線インターボーザを用いることとしたものである。

【0019】また本発明に係る半導体チップは、マザーボード側の回路配置により予め各機能が予定された各アウターバンプパッドの配置に基づき半導体チップ側の電極パッドの位置を決定することとしたものである。

[0020]

【発明の実施の形態】実施の形態 1. 図 1 は、実施の形 20 態 1 による半導体パッケージを説明するための断面図で ある。図 1 において、1は半導体チップ、2は単層配線インターポーザ、3はインナーバンプ、4は導体層、5は絶縁層、6はアウターバンプ、7はモールド樹脂、8は半導体チップの電極パッドである。

【0021】2枚の単層配線インターボーザは、それぞれ、一層の絶縁層5(ガラスエポキシ、厚さ0.1mm)と、絶縁層5の一方の面に形成された一層の導体層4(Cu、厚さ18μm)と、他方の面に形成されたアウターバンプ6と、で構成されている。半導体チップ1(シリコン、厚さ0.4mm)と第1の単層配線インターポーザ2および第1の単層配線インターポーザと第2の単層配線インターボーザ間は、はんだバンプ(Sn-Pb共晶はんだ、融点 183℃)によって接続され、さらにエポキシ樹脂からなるモールド樹脂7が充填されて、半導体パッケージを構成している。

【0022】本発明による構成では、図4に示される従来例のような多層配線パターンを用いないので、半導体パッケージの歩留りは一層の導体層4のみが形成された単層配線インターボーザ2の不良率に依存するが、かかる単層配線インターボーザの不良率は多層配線の各導体層の不良率よりはるかに小さい。よって、従来の多層配線インターポーザ15に代えて本発明に示す複数の単層配線インターボーザ構成とした方が半導体パッケージ全体として歩留りが向上する。

【0023】実施の形態2.実施の形態2は、実施の形態1に示された複数の単層配線インターボーザ2の構成に加えて、単層配線インターボーザ上のアウターバンプパッド9間隔がインナーバンプパッド10間隔の整数倍になるよう構成されている。具体的な数値例を例にとって、以下に説明する。

【0024】半導体チップには150μmピッチで16 0個の電極パッド8が形成されており、第1の単層配線 インターポーザ2によってアウターバンプパッド9のピ ッチは300μmに拡大され、第2の単層配線インターポ ーザ2によってさらに600μmピッチのアウターバン プパッド9に拡大される。

【0025】本実施例でアウターバンプパッド9間の間 隔をインナーバンプパッド10の間隔の整数倍のピッチ とするのは、整数倍でないと各単層配線インターポーザ 2間でのアウターバンプパッド9のピッチとインナーバ 10 ンプパッド10のピッチ間にずれが生じ、所定の整然と した配線パターンが得られないからである。

【0026】なお、ここでは導体層4が絶縁層5の一方 の面にのみ形成された単層配線インターポーザ2を用い たが、絶縁層5の両面に導体層4が形成されたインター ポーザを用いても同様の効果が得られることは言うまで もない。また、単層配線インターポーザ2の導体層4、 および絶縁層5の材料は銅(Cu)およびガラスエポキシ に限定する必要はなく、他の材料でも同様の効果が得ら れる。

【0027】また、半導体チップ1と単層配線インター ポーザ2、および単層配線インターポーザ2間の接続 は、はんだバンプに限らず導電性樹脂接続やワイヤボン ドによっても可能である。さらに、半導体チップ1と単 層配線インターポーザ2、および単層配線インターポー ザ2間の接続は、同時に行うことによってより製造プロ セスの簡略化が可能となる。

【0028】前述の例では第1の単層配線インターポー ザ2によって半導体チップ1の電極パッド8の150μ πピッチは2倍の300μπピッチに拡大されるが、2倍に 30 限らず整数倍であれば同様の効果が得られることは言う までもない。

【0029】実施の形態3. 図2は、実施の形態3によ る半導体パッケージを説明するための単層配線インター ポーザ2の上面図(a)および断面図(b)である。な お、断面図(b)では奥行き方向の構造は省略してい る。なお本実施例では単層配線インターポーザ2を用い る。図2において、1は半導体チップ、2は単層配線イン ターポーザ、3はインナーバンプ、4は導体層、5は絶縁 層、6はアウターバンプ、7はモールド樹脂、8は電極パ ッド、9はアウターバンプパッド、10はインナーバンプ パッド、11は配線パターン、12はダミーバンプである。 【0030】単層配線インターポーザ2(140mm×1 40mm、厚さ0.1mm)は256個の0.6mmピッチの アウターバンプパッド9を有する。このうち四隅の4個 づつ、すなわち合計16個のアウターバンプパッド12は 配線を予定しないダミーバンプで、専ら応力緩和に用い られる。単層配線インターポーザ2の外周部に沿ってア ウターバンプパッド9(直径300µm)を4列で配置 し、ダミーバンプ12以外の240個のアウターバンプ 50 【0037】

パッド9をアウターバンプパッド列の中央部に位置する インナーバンプパッド10に電気的に接続するため配線 パターンを設ける。 つまりインナーバンプ 6を接続する ためのインナーバンプパッド $10(80\mu m \times 80\mu m)$ が、一辺9.6mmの正方形の各辺上に150μmピッチ で240個配置される。

【0031】この結果、図2(a)の上面図から明らか なようにアウターバンプパッド9間を通る導体層4は単 層配線インターポーザ2上のすべての領域で等しく1本 となり、図5の従来例で示したようなアウターバンプパ ッド間に配線を最大3本通さねばならない事態は解消さ れるので、配線ルールによる製造上の制約を緩和でき

【0032】本実施例では、アウターバンプパッドが4 列の場合について説明したが、一般にアウターバンプパ ッド9が2 n列、すなわち偶数列の場合はインナーバン プパッド10をアウターバンプパッド列のn番目とn+ 1番目の間に位置するようにすれば前述の実施例と同様 の効果が得られる。

【0033】一方、アウターバンプパッド9が2n+1 20 列、すなわち奇数列の場合はインナーバンプパッド10 をアウターバンプパッド列のn番目とn+1番目あるい はn+1番目とn+2番目の間に位置するようにすれ ば、前述のアウターバンプパッド列が遇数列の場合と同 様の効果が得られる。

【0034】実施の形態4.実施の形態4では、単層配 線インターポーザ2上の配線パターンの複雑化を緩和す るために、半導体チップ中の各機能毎に配置された電極 パッド8に対してマザーボード側で接続部分を所定箇所 に位置するよう設計する従来方法に代えて、マザーボー ド側の接続部分の配置を元に半導体チップの電極パッド 8の位置を決める方法を示したものである。以下図3に 基づいて説明する。

【0035】図3の単層配線インターポーザ2では、半 導体チップ側の電極パッド8をマザーボード上の対応電 極パッドに容易に接続できるよう、予め所定の配置に設 計している。図3の実施例では内周側のアウターバンプ パッド9に接続する電極パッドを電源線13 (図中の ○)あるいはグランド線14(図中の●)に優先的に割 40 り当てるよう、予め半導体チップの電極パッド配置を設 計している。よってマザーボード側で電源線13あるい はグランド線14をひとまとめにして短絡できるので、 マザーボード上の配線は非常に単純化される。 【0036】また、信号線が外周側のアウターバンプパ ッド9に集中するよう半導体チップを設計しているの で、配線ルールが単純化され、この結果、マザーボード 上の配線の表層の導体層のみで最適な配線が可能とな る。すなわちマザーボード上の配線の自由度が高くな

り、装置小型化・軽量化などに対応しやすくなる。

Q

【発明の効果】本発明に係る半導体パッケージによれば、所定ピッチの電極パッドを有する半導体チップと、前記半導体チップの電極パッドに対しアウターバンプパッドを介して順次階層的に接続され、前記各層のアウターバンプパッドの間隔が前層のアウターバンプパッドの間隔より大きく設定された複数の単層配線インターボーザと、を備えることとしたので、多層配線パターンを用いる必要がなくなるため、半導体パッケージの歩留りが改善する効果がある。

7

【0038】また本発明に係る半導体パッケージによれ 10 ば、前記各単層配線インターポーザを、一層の絶縁層と、前記絶縁層の一表面に形成された導体層と、前記絶縁層の他の表面に所定間隔で形成され前記導体層と接続されたアウターバンプと、で構成することとしたので、多層配線パターンを用いる必要がなくなるため、半導体パッケージの歩留りが改善する効果がある。

【0039】また本発明に係る半導体パッケージによれば、前記複数の単層配線インターポーザにおけるアウターバンプパッドの間隔が前記半導体チップの電極パッドの間隔の整数倍であることとしたので、アウターバンプ20 び断面図(b)である。パッド間の配線ピッチが緩和される結果、配線ルールによる制約を低減できる効果がある。

【0040】また本発明に係る半導体パッケージによれば、単層配線インターポーザの外周部に沿ってほぼ等間隔に2n列に配列されたアウターバンプパッド列と、n番目とn+1番目のアウターバンプパッド列の間に位置するインナーバンプパッド列と、を備えた単層配線インターポーザを用いたので、アウターバンプパッド間の配線ピッチが緩和される結果、配線ルールによる制約を低減できる効果がある。

【0041】また本発明に係る半導体パッケージによれば、単層配線インターボーザの外周部に沿ってほぼ等間隔に2n+1列に配列されたアウターバンプパッド列と、n番目とn+1番目あるいはn+1番目とn+2番

目のアウターバンプパッド列の間に位置するインナーバンプパッド列を備えた単層配線インターボーザを用いたので、アウターバンプパッド間の配線ピッチが緩和される結果、配線ルールによる制約を低減できる効果がある。

【0042】また本発明に係る半導体チップによれば、マザーボード側の回路配置により予め各機能が予定された各アウターバンプパッドの配置に基づき半導体チップ側の電極パッドの位置を決定することとしたので、マザーボード上の配線の自由度が高くなり、装置小型化・軽量化などに対応しやすくなる効果がある。

【図面の簡単な説明】

【図1】 実施の形態1による半導体パッケージを説明 するための断面図である。

【図2】 実施の形態3による半導体パッケージを説明するための単層配線インターポーザの上面図(a)および断面図(b)である。

【図3】 実施の形態4による半導体パッケージを説明 するための単層配線インターポーザの上面図(a)およ 20 び断面図(b)である。


【図4】 従来の半導体パッケージを説明するための図 である。


【図5】 従来の半導体パッケージを説明するための図である。

【図6】 従来の半導体パッケージを説明するための図である。

【符号の説明】

1 半導体チップ、2 単層配線インターポーザ、3 インナーバンプ、4 導体層、5 絶縁層、6 アウターバ
30 ンプ、7 モールド樹脂、8 電極パッド、9 アウターバンプパッド、10 インナーバンプパッド、11 配線パターン、12 ダミーバンプ、13 電源線、14 グランド線、15 多層配線インターポーザ





【図4】

